第七届中国系统级封装大会于8月23-24日在深圳召开，芯启源研发副总裁陈盈安博士受邀参加此次大会，并在行业应用解决方案XPU会议上发表演讲，就芯启源基于Chiplet技术的下一代DPU芯片的设计与验证进行分享，同时介绍面对Chiplet仿真与验证的挑战，芯启源是如何通过采用自研原型验证与仿真加速一体化平台MimicPro来解决。
中国系统级封装大会作为中国最重要的SiP会议，在全球SiP与先进封测领域享有广泛影响力。本届大会重点关注异构集成Chiplet技术、先进封装与SiP的最新进展，推动异构集成解决方案和产品的落地。今年大会还采用以行业应用为驱动的分论坛模式，聚焦于XPU、人工智能(AI)、自动驾驶汽车、数据中心、物联网等关键应用领域。芯启源作为全球领先的DPU企业，率先在国内将Chiplet技术应用于DPU芯片。陈盈安博士的经验分享，受到与会专家的一致关注与好评。
英特尔联合创始人Gordon Moore于1965年在《把更多组件放在集成电路上》(Cramming more components onto integrated circuits)中正式提出著名的摩尔定律的同时，还提出了Chiplet最初的概念模型，他指出“用较小的功能构建大型系统更为经济，这些功能是单独封装和相互连接的”。
Chiplet技术将原本一块复杂的SoC芯片分解为小的芯粒，其模块化设计的概念，将有利于架构设计的重新划分和创新，实现芯片的不同功能区解耦，有利于一些芯粒的复用，形成系列化产品，可实现低设计成本、低制造成本、高良率，并且缩短产品商用上市时间和后续产品的迭代周期。与传统SoC相比，Chiplet将不同的小芯粒通过先进封装形成系统芯片，目前业内众多企业正在引入Chiplet技术。Chiplet技术的出现是产业链提高生产效率的必然选择，也是未来几年复杂SoC的主要芯片设计形式。
据陈盈安博士介绍，芯启源计划于2024年推出的下一代DPU芯片通过应用Chiplet技术，极大地提升了自有DPU芯片的性能;同时通过支持与第三方芯片的Die-To-Die互联，还可以集成更多的特定专业领域的芯片。但是在基于Chiplet的DPU芯片设计与验证中，也碰到了不少挑战：比如小chiplet组成了大芯片系统，总设计规模高达500亿个晶体管，对仿真加速器的可扩展规模及FPGA利用率提出了更高要求;又比如集成来自多个供应商的异构chiplet设计，如何在一个开放和安全的平台上验证它们，同时要求每个chiplet设计都需要有便携性，且可定义需探测的信号。
面对这些基于Chiplet仿真与验证的挑战，芯启源是如何解决呢?陈盈安博士提到，芯启源有自研的秘密武器-国产化原型验证与仿真加速一体化平台MimicPro。芯启源今年新推出的第二代产品MimicPro Gen2全面支持Chiplet设计和多Die协同。
MimicPro Gen2
陈盈安博士强调，该产品具有高性能和丰富的调试、探测功能，允许软硬件协同验证。并且采用全新的FPGA的互联逻辑，配合自研的自动分区软件工具，在对客户的芯片设计进行分区时，更有效地利用每一块FPGA资源，比如在10亿门电路设计中，FPGA的利用率可高达70-80%。在保证整机FPGA间互联灵活性的同时，将仿真性能提升到最大。
MimicPro Gen2采用超大规模商用可扩展阵列架构设计，方便维护和扩展，设计容量可扩展至120亿门。同时，MimicPro是一个中立、安全、开放的平台，具备设计数据库的可移植性，强大的加密技术保证第三方IP安全且分区便易，从而相关生态系统能够利用MimicPro 平台加速基于Chiplet的SiP开发和验证流程。
随着国内人工智能、自动驾驶、数据中心等领域的日新月异，国产CPU、GPU、DPU等复杂大芯片将进入快速发展阶段，Chiplet技术必将得到更广泛的应用。芯启源全球领先的MimicPro仿真平台解决了基于Chiplet“前端”开发与验证流程的挑战,与多家头部IC设计企业达成了战略合作，将极大助力国产集成电路的迅速突围。
