随着晶体管持续微缩，先进芯片在性能不断提升的同时，也面临着供电稳定性日益严峻的挑战。尤其是在AI和科学计算场景下，芯片功耗不断攀升，电源完整性已成为制约系统性能和可靠性的关键瓶颈。
在2025年IEEE国际电子器件大会（IEDM 2025）上，英特尔代工研究团队公布了在片上去耦电容材料领域取得的最新进展，展示了多项有望应用于下一代先进工艺的关键技术成果。
本次大会上，英特尔代工重点展示了三种面向深沟槽结构的金属-绝缘体-金属（MIM）电容材料，分别为铁电铪锆氧化物（HZO）、氧化钛（TiO）和钛酸锶（STO）。这些材料均可与标准芯片后端（BEOL）制造流程兼容，适合集成到先进CMOS工艺中。
借助原子层沉积（ALD）工艺，这些新型介质材料能够在高纵横比的深沟槽结构中实现均匀、可控的薄膜生长，从而有效改善界面质量并提升器件可靠性。测试结果显示，其平面等效电容密度可达到每平方微米60至98飞法拉（fF/μm²），相较当前主流先进技术实现了显著提升。
在性能之外，可靠性同样是此次技术突破的核心亮点。相关MIM电容在漏电控制方面表现出色，漏电水平较行业目标低三个数量级（1000倍），且未对电容漂移、击穿电压等关键指标产生不利影响，为高功率AI芯片的长期稳定运行提供了保障。
除嵌入式去耦电容外，英特尔代工研究人员及其合作伙伴还在IEDM 2025期间探讨了以下前沿技术话题：
（1）超薄GaN芯粒技术：英特尔研究人员展示了业界领先的基于300毫米硅晶圆打造的功能完整的氮化镓（GaN）芯粒。这项技术突破实现了仅19微米（µm）厚的超薄芯粒，比一根人类头发还薄，同时配有完整的集成数字控制电路库，有望解决下一代高性能电力和射频（RF）电子器件在供电与效率方面的挑战。
（2）静默数据错误：传统制造测试会如何遗漏一些关键缺陷，这些缺陷会导致数据中心处理器出现静默数据损坏，因此需要采用多样化的功能测试方法来确保大规模部署的可靠性。
（3）微缩二维场效应晶体管（2D FETs）的可靠性：与维也纳工业大学（Technical University of Vienna）合作，英特尔的研究人员探讨了二维材料（如二硫化钼）在未来能否取代硅，用于微型化的晶体管。
（4）二维场效应晶体管中的选择性边缘工艺：与IMEC合作，英特尔的研究人员改进了用于源极和漏极接触形成和栅极堆叠集成的技术模块，可与晶圆厂兼容（fab-comatible），并降低了等效氧化层厚度（EOT）。
（5）CMOS微缩：与首尔大学合作，这一技术课堂涵盖了互补金属氧化物半导体（CMOS）微缩技术的最新进展，包括如何通过平衡功耗、性能和面积，背面供电网络，以及设计工艺协同优化（DTCO）推动半导体技术的发展，满足AI和HPC的算力需求。
英特尔此次展示的一系列技术进展，反映了行业正在从“单一性能提升”转向“系统级算力优化”的整体趋势。从更宏观的算力发展趋势来看，AI模型规模和计算密度的持续攀升，正在重塑芯片设计与制造的技术重心。在晶体管性能之外，供电稳定性、能效效率以及系统级可靠性，正在变得越来越重要，成为驱动AI算力可持续增长的关键因素。
